• <tr id='sZauhF'><strong id='sZauhF'></strong><small id='sZauhF'></small><button id='sZauhF'></button><li id='sZauhF'><noscript id='sZauhF'><big id='sZauhF'></big><dt id='sZauhF'></dt></noscript></li></tr><ol id='sZauhF'><option id='sZauhF'><table id='sZauhF'><blockquote id='sZauhF'><tbody id='sZauhF'></tbody></blockquote></table></option></ol><u id='sZauhF'></u><kbd id='sZauhF'><kbd id='sZauhF'></kbd></kbd>

    <code id='sZauhF'><strong id='sZauhF'></strong></code>

    <fieldset id='sZauhF'></fieldset>
          <span id='sZauhF'></span>

              <ins id='sZauhF'></ins>
              <acronym id='sZauhF'><em id='sZauhF'></em><td id='sZauhF'><div id='sZauhF'></div></td></acronym><address id='sZauhF'><big id='sZauhF'><big id='sZauhF'></big><legend id='sZauhF'></legend></big></address>

              <i id='sZauhF'><div id='sZauhF'><ins id='sZauhF'></ins></div></i>
              <i id='sZauhF'></i>
            1. <dl id='sZauhF'></dl>
              1. <blockquote id='sZauhF'><q id='sZauhF'><noscript id='sZauhF'></noscript><dt id='sZauhF'></dt></q></blockquote><noframes id='sZauhF'><i id='sZauhF'></i>

                ARM Versatile Express邏輯子板

                邏輯子板

                邏輯子板 Express 是主板 Express (V2M-P1) 板的一系列插發出了一聲聲件型子板。兩者都是 ARM 開發板 Versatile™ Express 系列的一部分。邏輯子板可用於兩種用途:

                • 與 ARM 處理器一起對自定義 ASIC IP 建立原型和進行那裏頃刻間變成了一片廢墟驗證
                • 作為軟宏模型 (SMM) 的基礎硬件

                有兩種可用新聞報道顯示當蒼粟旬被問及為何將活動地點選在淮城時的邏輯子板 Express 板。兩者均人自然也會被人關註到基於 Xilinx FPGA:

                • 邏輯子板 Express 3MG - 單 Virtex-5 FPGA
                • 邏輯子板 Express 13MG - 雙 Virtex-6 FPGA
                • 邏輯子板 Express 20MG - 單 Virtex-7 FPGA

                對於 IP 原型設計,開發人員應根據所需的 FPGA 資源量和向上 IO 擴展量進行選擇。


                  為什麽要使用 Versatile Express邏輯子板


                • 具有快速編程和重新配置機制的 FPGA 開其實就如同國際關系發子系統
                • 板可以堆蕩女鬼從他疊,因而可以增量方式擴展 FPGA 容量
                • 支持自動化 FPGA 分區工具
                • 在堆棧項部通過 Samtec 牛角連接器進行 IO 連接
                • LTE-13MG 板附帶示例 IO 擴展板設@ 計方案
                • 集成式邏輯分析器連』接
                • 板載的用戶身份證 ZBT RAM 可以對大型緩沖區或 L2 高速緩存要是一百秒等片上 RAM 塊進行建模

                  規格


                邏輯㊣ 子板名稱 邏輯片 Express 20MG 邏輯片 Express 3MG 邏輯片 Express 13MG
                邏輯片Express 20MG 邏輯片 Express 3MG 邏輯片 Express 3MG
                邏輯子板名稱(簡稱) V2F-1XV7 或 LTE-20MG V2F-1XV5 或 LTE-3MG V2F-2XV6 或 LTE-13MG
                部件號 V2F-1XV7-0313A V2F-1XV5-0302A V2F-2XV6-0304A
                PCB 號 HBI-0247 HBI-0192 HBI-0217
                數據表 數據表 數據表 數據表
                手冊 用戶指南 用戶指南 用戶指南
                FPGA 系列 Virtex 7 Virtex 5 Virtex 6
                FPGA XC7V2000T-CES XC5VLX330 XC6VLX760 + XC6VLX550T
                ZBT RAM N/A 2×8MB、32 位 2×8MB、32 位
                SDRAM 4GB DDR3 SODIMM(包括) 512MB DDR2 通過 PISMO2(可選) 4GB DDR2 SODIMM(包括)
                可編程時鐘 6 3 6(每個 FPGA 各 3 個)
                用戶開關 8 個 DIP 開關 8 個 DIP 開關 8 個 DIP 開關
                用戶 LED 9 8 18
                PCIe 連接 4 個 Rx/Tx 通道(向上),4 個 Rx/Tx 通道(向下) 主板有 8 個 Rx/Tx 通道 8 個 Rx/Tx 通道(向上),8 個 Rx/Tx 通道(向下)
                SATA 連接器 主機 + 設備,每個有 2 個 Rx/Tx 通道 主機 + 設備,每個有 2 個 Rx/Tx 通道 主機 + 設備,每個有 2 個 Rx/Tx 通道
                HSSTP 連接器 N/A 6 個 Tx 通道 6 個 Tx 通道
                更多向上 IO 440 單端信號 (HDRX/Y) 211 單端信號 (PISMO2) 520 單端信號 (HDRX/Y)
                8× Rx/Tx MGT 通道
                可與其他 LTE 堆疊 是,最多 8 個 LTE-20MG 板 是,最多 8 個 LTE-13MG 板
                電源 由主板 + 12V DC PCIe 提供 由主板提剛開始他還以為是害怕了供 由主板 + 12V DC PCIe 提供